Aggiornato il
18/3/2012
Note di HDL (Verilog)
di Paolo Lavacchini
Verilog nasce dall’idea di Phil Moorby e di Prahbu Goel nel 1985 nell’azienda Automated
Integrated Design Systems come HDL: hardware modeling language. L’azienda fu
successivamente rinominata Gateway D.A..
Il linguaggio, e questo fu il grande errore di Gateway, era
proprietario e quindi non utilizzabile da tutti ma solo da chi pagava delle
royalties cosa che ne frenò il successo. L’azienda venne in seguito comprata da
Cadence D.S. nel 1990 la quale, come prima cosa, rese
pubblico il linguaggio facendolo diventare poi uno standard.
Divenne infatti poco dopo l’IEEE 1364.
Diverse modifiche allo standard sono state fatte nel tempo:
Verilog-95 (IEEE Standard 1364-1995) Verilog-2001 (IEEE Standard 1364-2001) Verilog 2005 (IEEE Standard 1364-2005) ed infine SystemVerilog un super set dello standard in grado di dare
prestazioni elevate in simulazione per i grossi progetti.
In queste pagine parleremo solo di Verilog
sintetizzabile tralasciando quindi tutte le note e i costrutti per la
simulazione.
Una delle caratteristiche più importanti del verilog
è infatti la sua naturale semplicità sia di uso che di apprendimento, oltre che
di lettura, inutile quindi complicarsi subito la vita con dichiarazioni non
necessarie e comunque adatte solo a chi già ben conosce il linguaggio.
Chi
volesse partecipare a queste mie note può scrivere: verrà incluso il suo
intervento con il nome e gli eventuali
dati che vorrà diffondere. Si inizia con pochi semplici articoli, il resto
verrà…
Esempi
Nota
sulla conversione dei numeri in VHDL
